(19) []本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-330730

(43)公開日 平成4年(1992)11月18日

(51) I	nt.CI.6
--------	---------

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/331 29/73

7377 - 4M

H01L 29/72

審査請求 未請求 請求項の数5(全10頁)


(21)出願番号	特願平3-79388	(71)出願人	000004237
			日本電気株式会社
(22)出顧日	平成3年(1991)4月12日		東京都港区芝五丁目7番1号
		(72)発明者	佐藤 文彦
(31)優先権主張番号	特願平2-98116		東京都港区芝5丁目7番1号日本電気株式
(32)優先日	平 2 (1990) 4 月13日		会社内
(33)優先権主張国	日本(JP)	(72)発明者	中前 正彦
(31)優先権主張番号	特願平2-103820		東京都港区芝5丁目7番1号日本電気株式
(32)優先日	平 2 (1990) 4 月19日		会社内
(33)優先権主張国	日本 (JP)	(72)発明者	杉山 光弘
(31)優先権主張番号	特願平2-109146		東京都港区芝5丁月7番1号日本電気株式
(32)優先日	平 2 (1990) 4 月25日		会社内
(33)優先権主張国	日本(JP)	(74)代理人	介理士 内原 晋
			最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 速断周波数特性を高くして高速化するためペースを持くし小型化された半導体装置を提供する。

【構成】半導体装置において、第1導電型の単結晶半導体基板3表面に設けられた第一絶縁膜7に第一開口が形成され、この絶縁膜上に第2導電型の第一多結晶半導体膜6が設けられ、かつこの多結晶半導体膜6は第一開口の全周囲から所定の長さで開口部内へのびた水平方向のせり出しを有し、このせり出しの底面から下方へ第2導電型の第二多結晶半導体膜9が設けられ、また第一開口内の単結晶半導体基板3表面上には第2導電型の第一単結晶半導体膜8が設けられ、これらの第二多結晶半導体膜9と第一単結晶半導体膜8の領域とが互いに接続されており、第一多結晶半導体膜6の表面に第二絶縁膜13及び開口内側面に第三絶縁膜14が形成され、第一単結晶半導体膜表面8に第三絶縁膜14で形成される第二開口を有することを特徴とする。



【特許請求の範囲】

【請求項1】 第1の導電型の単結晶半導体基板の表面 に設けられた第一の絶縁膜に選択的に第一の関口が形成 され、この絶縁膜上に第2の導電型の第一の多結晶半導 体膜が設けられ、かつこの多結晶半導体膜は前記第一の 開口の全周囲から所定の長さで開口部内へのびた水平方 向のせり出しを部分を有し、このせり出し部分の底面か ら下方へ第2の導電型の第二の多結晶半導体膜が設けら れ、また前記第一の閉口内の前記単結晶半導体基板表面 上には第2の導電型の単結晶半導体膜が設けられ、これ 10 らの第二の多結晶半導体膜と単結晶半導体膜は前記第一 の絶縁膜開口段差の途中で互いに接続しており、前記第 一および第二の多結晶半導体膜の表面および前記単結晶 半導体膜の表面に選択的に形成された第三の絶縁膜を有 することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、前 記第一および第二の多結晶半導体膜および前記単結晶半 導体膜はそれぞれシリコンで形成されていることを特徴 とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、前 20 記第二の多結晶半導体膜および前記単結晶半導体膜はそ れぞれS1Ge混晶膜で形成され、前記第一の多結晶半 導体膜はシリコンで形成されていることを特徴とする半 導体装置。

【請求項4】 請求項1記載の半導体装置において、前 記第一の多結晶半導体膜の表面に高融点金属シリサイド 膜が形成されている事を特徴とする半導体装置。

【請求項5】 第1導電型の単結晶半導体層の表面に第 1の絶縁膜を形成する工程と、前記第1の絶縁膜上に選 択的に第1の閉口をもった第1の多結晶半導体層を形成 30 する工程と、前記第1の多結晶半導体膜の表面および前 記第1の開口を規定する側面上に第2の絶縁膜を形成す る工程と、前配第2の絶縁膜および前配第1の多結晶半 導体膜をマスクにして前記第1の絶縁膜を選択的に除去 することにより前配第1の開口よりも大きな第2の開口 を前配第1の絶縁膜に形成する工程と、前記第2の開口 内で前記単結晶半導体基板の表面から第2導電型の単結 晶半導体膜を成長すると同時に前配第1の多結晶半導体 膜の露出した下面から第2導電型の第2の多結晶半導体 膜を成長してこれら2つの膜を接続する工程と、第2の 絶縁膜と前記単結晶半導体膜との間の間隙を第3の絶縁 膜で埋める工程とを有することを特徴とする半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置及びその製 造方法に関し、特にバイボーラトランジスタの構造と製 造方法に関する。

[0002]

いほど高速性の目安である遮断周波数 f r が高くなるこ とが知られている。またトランジスタの大きさが小さい ほど寄生容量や抵抗が小さくなって動作が速くなる。

【0003】薄いベースの形成方法としてイオン注入法 が用いられているが、不純物イオンを浅く注入するのに は限界がある。

【0004】またイオン注入法では、注入されたイオン によるシリコン格子原子の変位つまりシリコン結晶の乱 れを無くす必要があるので、高温で加熱するアニールエ 程を行なう必要があり、このアニール工程は、イオン注 入した不純物を拡散してしまう。この結果、ペースの厚 さは、不純物が拡散した分だけ厚くなってしまい、ベー スを薄くできなかった。

【0005】そこで、薄いベースを形成する技術として 低温エピタキシャル技術を用いたパイポーラトランジス タが提案されているCSymp. on VLSITec hnol. (1989) PP91-PP92)。この方 法では、パイポーラトランジスタのペースを薄く作るこ とができるが、その後に形成すべきエミッタのための閉 口部をリソグラフィーによって設けている。よく知られ ているように、リソグラフィーでは重ね合わせ誤差を必 要とするのでペースは、エミッタ閉口の位置が誤差の最 大値でずれても良いように、最大誤差分だけ平面的サイ ズを大きくしなければならない。このためベース・コレ クタ接合面積が大きくなってしまいその分寄生容量や抵 抗が増えてスイッチング速度の向上に限界があった。

[0006]

【発明が解決しようとする課題】このように、従来技術・ では、ペースを薄くするとともにその平面的サイズも小 さくすることができなかった。

【0007】したがって、本発明の目的は、より高速度 が可能となったパイポーラトランジスタを有する半導体 装置およびその製造方法を提供することにある。

【0008】本発明の他の目的は、ベースが薄くかつそ の平面的サイズも小さいパイポーラトランジスタおよび その製造方法を提供することにある。

[0009]

【課題を解決するための手段】本発明の半導体装置は、 第1の導電型の単結晶半導体基板の表面に設けられた第 40′一の絶縁膜に選択的に第一の開口が形成され、この絶縁 膜上に第2の導電型の第一の多結晶半導体膜が設けら れ、かつこの多結晶半導体膜は第一の閉口の全周囲から 所定の長さで関口部内へのびた水平方向のせり出しを有 し、このせり出しの底面から下方へ第2の導電型の第二 の多結晶半導体膜が設けられ、また第一の開口内の単結 晶半導体基板表面上には第2の導電型の第一の半導体単 結晶膜が設けられ、これらの第二の多結晶半導体膜と第 一の単結晶半導体膜の領域が互いに接続されており、前 記第一の多結晶半導体膜の表面に第二の絶縁膜及び開口 【従来の技術】パイポーラトランジスタは、ベースが薄 50 内側面に第三の絶縁膜が形成され、前記第一の単結晶半

導体膜表面に形成される第二の開口を有する事を特徴と する半導体装置である。

【0010】また本願発明の半導体装置の製造方法は、 第1の導電型の単結晶半導体基板の表面に第一の絶縁膜 を形成する工程と、この第一の絶縁膜の表面に第2の導 電型の第一の多結晶半導体膜を形成する工程と、この第 一の多結晶半導体膜の表面に第二の絶縁膜を形成する工 程と、第一の多結晶半導体膜及び第二の絶縁膜を選択的 に除去してエミッタ形成領域に第1の開口部を形成する 工程と、この第1の関口部の側壁に絶縁膜を選択的に形 成して第2の絶縁膜の延長部を形成する工程と、第一の 絶縁膜を第1の開口部の底面からサイドエッチングし第 一の多結晶半導体膜の下面が所定の長さだけ露出するよ う開口した第2の開口部を形成する工程と、この第2の 開口部内で第1の導電型の単結晶半導体基板の表面から 第2の導電型の単結晶半導体膜を成長すると同時に第一 の多結晶半導体膜の露出した下面から第2の導電型の第 二の多結晶半導体膜を成長してこれら2つの膜を接続す る工程と、第三の絶縁膜を全面に形成し、第二の多結晶 半導体膜の側面をおおう工程と、第三の絶縁膜をエッチ 20 バックして第1の開口部の側壁と前配第二の多結晶半導 体膜の側面に第三の絶縁膜を残すと同時に前記第三の絶 縁膜で囲まれた第3の開口部の底部で単結晶半導体膜を 露出する工程を有することを特徴とする。

[0011]

【実施例】以下、図面を参照しながら本発明の実施例を 記述する。

【0012】図1は本発明の第1実施例を示すパイポー ラトランジスタの断面図である。本パイポーラトランジ スタはパイポーラ集積回路やBi-CMOS ICの一 30 部として形成されている。すなわち、比抵抗10乃至1 5Q·cmのP型単結晶シリコン基板1にヒ素を不純物 とする高濃度のN*型コレクタ埋込領域2が選択的に形 成され、全面に5×1016cm-3の不純物、および1. 0 μmの厚さでN型単結晶エピタキシャル層 3 が形成さ れている。エピタシャル層3は、周知の選択酸化により 基板1に達する酸化膜4によって複数の島領域に分離さ れている。図面では、埋込領域2に対応する島領域3の み示している。この島領域3は、埋込領域2に達する酸 化膜4によって2つの部分に分離され、左側の部分はコ レクタ領域として作用し、右側の部分はN+ 型コレクタ 取り出し領域5としてその後のリン拡散によって高濃度 化されている。かくしてシリコン基体100が構成され る。この基体100上はシリコン空化膜7で覆われお り、同膜7にはコレクタ領域3の一部を露出しベース形 成のための開口101とコレクタ取り出し領域5を露出 する閉口102とが形成されている。シリコン室化膜7 の下に薄いシリコン酸化膜を設けてもよい。シリコン室 化膜7上にはP型の多結晶シリコン層9が選択的に形成

水平方向にせり出している。そのせり出し部分の下面からコレクタ領域3に向ってP型の多結晶シリコン層6が形成され、一方、コレクタ領域3の露出した部分には本発明に従ってエピタキシャル成長による単結晶シリコン層9とペース領域8は互に接触している。閉口部101側にはN型多結晶シリコン層11が形成され、コレクタ取り出し領域5と接触している。シリコン酸化膜13および14によって、エミッタ形成部を除いてペース領域8および多結晶シリコン層6,9が覆われている。ペース領域8の露出部分には単結晶シリコンによるN型エミッタ領域10が形成されている。そして、アルニミウムによるエミッタ電極12-1,ペース電極12-2,コレクタ電極12-3がエミッタ領域10,多結晶シリコン層6,11にそれぞれ接触して形成されている。

【0013】かかる構造によれば、ベース領域8はエピタキシャル成長によりかつシリコン室化膜7の厚さで制御されて薄く形成でき、さらにエミッタ領域10は自己整合的に形成できるのでベース領域8の平面的サイズを小さくでき、その結果、高速なパイポーラトランジスタが提供される。図2~図10を参照すると図1に示したトランジスタの製造工程断面図が示されている。

【0014】まず図2を参照されたい。抵抗率10~20Q・cmの(100)面方位のP-型シリコン基板1全面を厚さ約6000オングストローム酸化しこの酸化膜上に通常のリソグラフィー工程によってフォトレジストをパターニングし、このフォトレジストをマスクにSiOz膜をHF系エッチング液によって選択的にエッチングしフォトレジストの無い領域のSiOz膜を除去した後、フォトレジストを除去する。

【0015】次工程でのイオン注入によって発生するダ メージを軽減させるため及び次工程以降のリソグラフィ 一工程での位置合せ用のバターン形成のために前記S1 O: パターニングが施されたP-型S-基板を500才 ングストローム程度酸化する。次に、ASをイオン注入 して前述の約6000オングストロームのSi〇『膜が 除去された領域のみに選択的にn+ 埋込領域2を形成す る。イオン注入条件の一例としては70keV,5E1 5 c m-2 であり注入後の熱処理としては1100℃3時 間を施しイオン注入時のダメージ除去及び、コレクタ抵 抗を低減させるために注入されたヒ素を拡散させる。そ して表面のSIO² 膜をHE系エッチング液によって全 面除去する。本工程はイオン注入技術を用いたが高濃度 のヒ素を含む塗布膜から熱処理によって拡散しても同様 のn⁺ 型埋込層を形成できるし、不純物としてはアンチ モンSbを用いることもある。

の下に釋いシリコン酸化膜を設けてもよい。シリコン室 【0016】次に素子分離用として形成する選択酸化層 化膜7上にはP型の多結晶シリコン層9が選択的に形成 4の下面のp‐シリコン基板が反転層を形成しない様に されており、同層9は開口101のエッジから開口内に 50 する為にチャネル・ストッパー用p・埋込層2を形成す

る。形成条件の一例としては、表面を約400オングストローム酸化後、リソグラフィー工程にて、所望外領域に、フォトレジストをのこしこのフォトレジストをマスクとしてポロンをイオン注入する。注入条件の一例としては110keV,1E14cm⁻²であり熱処理としては1000℃窒素雰囲気中で1時間である。

【0017】次に表面の酸化膜をHF系のエッチング液によって全面除去後、n⁻型シリコンエピキャシタル層3を成長させる。原料ガスとしてはSiH₄又はSi₂H₂Cl₂を用い成長温度は1000℃~1100℃で10ある。ドーピングガスとしてはPH₃が用いられる。この様にして1×10¹⁸cm⁻⁸以下の濃度領域の厚さが、約0.7ミクロン、表面から埋込領域への遷移領域までが平均的濃度がn型で約1×10¹⁶cm⁻⁸のエピタキシャル層を得る。

【0018】次に表面に約500オングストロームのS iO2 膜を形成し次にLPCVD法によりシリコン窒化 膜を約1000オングストローム堆積させる。条件とし ては700~900℃でS1H2 C12 +NH3 のガス 反応を用いる。次にリソグラフィー工程によりパターニ 20 ングし、このレジストをマスク材として、シリコン空化 膜をドライエッチングによって除去する。シリコン窒化 膜下の約500オングストロームのS10。膜の表面1 00~200オングストローム程度が除去される時点で ドライエッチングを終了させれば、下地にダメージを与 えることなくシリコン室化膜を完全に除去できる。その フォトレジストを除去する。先にパターニングしたシリ コン窒化膜をマスク材として選択的酸化を行ない選択酸 化膜4を形成する。選択酸化膜の形成条件の一例として は1000℃スチーム中4時間で約8000オングスト 30 ロームの酸化膜が形成される。

【0019】次にマスク材として用いたシリコン空化膜を約60℃のリン酸H, PO, 中に1時間つけることによって完全に除去する。

【0020】次に再びシリコン室化膜7約1100オングストロームを表面に堆積し将来的にコレクタ電極を形成する領域上のシリコン窒化膜のみを先の選択酸化工程と同様にリソグラフィー及びドライエッチによってシリコン窒化膜7をパターニングする。次に多結晶シリコン膜6を約2000オングストロームLPCVD法によっ40て堆積する。条件は約620℃でSIH2C12が原料である。

【0021】このポリシリコンをリソグラフィー及びポリシリコンのドライエッチによってパターニングする。 そしてレジストを除去する。

【0022】次にリソグラフィーによってベース電極用 多結晶シリコン6上のみレジストが開口する様にパター ニングさせ、このレジストをマスクにポロンを20kc V,5E15cm⁻⁸イオン注入する。そしてレジストを除去する。

【0023】次にシリコン酸化膜500オングストロームとシリコン窒化膜1000オングストロームをCVD法によって堆積させ、リソグラフィー及びドライエッチによってコレクタ電極上多結晶シリコン11上の酸化膜,窒化膜の2層膜を関口する。 この状態でPOC1。中900℃20分の熱処理によってこの開口部のみにリンが拡散されるのみならずその下にまでリンが拡散されるルンクタ電極用多結晶シリコン層中にリンが拡散されるのみならずその下にまでリンが拡散される。そして上層2層膜のシリコン窒化膜シリコン酸化膜をそれぞれリン膜及びHF系エッチング液をもちいて除去する。そしてその後シリコン酸化膜26をCVD法によって、約4000オングストローム堆積させる。但してのS102膜はち密さを向上させ、ウェットエッチングの際のエッチレートを遅くさせる目的で1000℃の

【0024】次に、図3のように、フォトレジスト19をシリコン酸化膜26の上面に塗布し、リソグラフィーにより、エミッタ領域のみフォトレジスト19を除去する。

O2 中で20分間熱処理する。

20 【0025】次に、図4のように、このフォトレジスト 19をマスクとして、フォトレジストの開口部内のシリコン酸化膜26を異方性ドライエッチングで除去する。 さらにこの異方性ドライエッチングを行ない、図5のように、多結晶シリコン膜6を開口する。この後レジスト 19を除去する。

【0026】次に、図6のように、露光面の全面に、LPCVD法によりシリコン酸化膜13(SiO2)を堆積する。なお、図を理解し易くするため、新しく堆積したシリコン酸化膜13中にシリコン酸化膜26を含んだ図を示す。このため、エミッタ領域上の閉口部のみ、シリコン酸化膜13が薄くなっている。

【0027】次に、図7のように、シリコン酸化膜13の全面を異方性ドライエッチングでエッチングする。この結果、多結晶シリコン6は、その上面及び側面がシリコン酸化膜13におおわれ、そしてエミッタ形成領域の開口部でシリコン窒化膜7が所定の寸法で露出する。

【0028】次に、図8のように、加熱したリン酸を用いたウェットエッチングを行ない、シリコン室化膜?を開口部から所定の寸法だけサイドエッチングする。この結果、n⁻型シリコンのエピタキシャル層3の上面は、ベースを形成する領域だけ露出する。またベース電極用多結晶シリコン膜6は、ベースを形成する領域上に突き出した状態になる。この突き出した端からシリコン窒化膜7の側壁までの距離は、約2000オングストロームであり、この距離だけ下面が露出する。

【0029】次に、図9のように、分子線エピタキシャル成長を行ない、P型不純物を含んだ単結晶シリコン膜8を露出したエピタキシャル層3の表面に成長すると同時に、P型不純物を含んだ多結晶シリコン膜9を多結晶50シリコン膜6の露出した下面から成長する。これにはま

ず成長前処理として洗浄及びIIF系のエッチング液に短時間(たとえば130BHFに30秒間)つけて自然酸化膜を除去した後にウェハーをMBE装置内に入れる。次に装置内で850℃10分間程度の熱処埋によって前記エッチング処理では不完全であった自然酸化膜の除去を完全に行なう。この熱処理が不充分な場合、次工程の選択エピタキシャル成長が完全なかたちで行なえないことは言うまでもない。

【0030】次にガスソースMBE(Molecular Beam Epitaxy,分子線エピタキシー) 法でベースを形成する。ベース形成条件は、基板温度を560℃, Si_2 H。の流量を70sccm,圧力を約 2×10^{-5} Torrであり、シリコン層を成長速度約70オングストローム/minで選択的に成長する。

【0031】P型シリコン層を成長させるためのドービ ングガスとしてB2Hs を用いる。B2Hs の流量は所 望のP型濃度となる様に決める。この様にして真性ペー ス24の厚さ約600オングストローム, B濃度約3× 1018 cm-3のエピタキシャル層を成長する。もちろん この時多結晶シリコン外部ペース層25も選択的に成長 20 することは言うまでもない。そしてこの選択的成長は真 性ペース24と多結晶シリコン外部ペース25とが接続 する状態までつづけられる。この接続した状態が図10 である。これにより、真性ペース8の成長と真性ペース 8と多結晶シリコン6との電気的接続とを1つの工程だ けで同時に行なえる。なお、最終的な真性ペース8の厚 さは、約600オングストロームであり、最終的な外部 ペース9の厚さは500オングストロームである。なお ベース8の成長は、数Torrの圧力下で成長させるL PCVD法や他のエピタキシャル法たとえば10⁻¹~1 30 0-5 Torrの高真空で成長させるUHV/CVD(U itra High Vacuum/Chemical Vapour Deposition) 法などを用い、 ることも可能である。

【0032】次に、図11のように、露出面全面にLPCVD法によるシリコン酸化膜14を堆積後、ドライエッチングによってエッチパックする。再びウエハをMBE装置に入れ、外部ペース9及びシリコン酸化膜13の傾壁にシリコン酸化膜14を残す。つづいて絶縁膜13、14で被覆されていない真性ペース8上にエミッタ単結晶シリコン10をn型の不純物を1×101°cm⁻³厚さ約1000オングストロームの条件で添加して成長させた。

【0033】以降の工程としてはベースとコレクタの金 属電極のためにシリコン酸化膜13を開孔し、AI膜を 全面に蒸着後、リソグラフィーによりエミッタ、ベース 及びコレクタ部にだけA1電極12を残す。この結果、 図1の半導体装置を作製できる。

【0034】なお、本実施例は、NPN型トランジスタ する。本実施例の特有な構成は、n型不純物が添加されであったが、不純物を変えるだけでPNPトランジスタ 50 たエミッタ用多結晶シリコン膜 21 及び N^+ エミッタ拡

も作ることができる。また図7の構造は、図3から図5の異方性ドライエッチング工程で、開口部の大きさを図7の開口部の大きさで開口し、開口部の傾壁を同じ厚さまで酸化しても得られる。この場合開口部の内壁の形状は、図7の開口部の形状よりシリコン窒化膜7に対して垂直に近いが、支障は無く、後続の工程を適用できる。

【0035】次に、本発明の第2実施例を図12に示す。本実施例の半導体装置は、MBE法によるペース8の成長時に、材料ガスとしてSi2H。とGeH4とを用い、シリコンとゲルマニウムとの合金膜を形成した。MBEの条件は、実施例1の条件に加えてGeH4をSi2H6:GeH4=10:1(流量比)の割合で追加すれば良い。これによりゲルマニウムを10モル%合む単結晶シリコンゲルマニウム合金膜15は、コレクタ3上にエピタキシャル成長される。

【0036】この成長と同時に多結晶シリコンゲルマニウム合金外部ペース16もペース電極用多結晶シリコン6のオーパーハング下部に成長し、そして前述の真性ペース膜15と接続される。

【0037】このシリコンゲルマニウム合金ベース膜15の禁制帯巾は、エミッタとして用いたシリコンの禁制帯巾よりも狭くなる。この縮小量は、Geのモル%及びシリコンゲルマニウム合金膜の歪量に依存している。この禁制帯巾の差は、ペースからエミッタへ注入される少数キャリアにとって障壁となって、ベース電流の増大を抑制する。すなわちこの禁制帯巾の差は、遮断周波数frを向上する。そしてこの禁制帯巾の差により、コレクタ・エミッタ間の耐圧BVcroをある一定値以上に保つためにベース層を薄膜・高濃度化させた場合でも、電流増巾率hraを十分な大きさにできる。

【0038】本発明の第3実施例を図13の断面図を用いて説明する。第1実施例の多結晶シリコン膜6の部分が、本実施例ではT1Si2f1lm17と多結晶シリコン膜20の2層構造となっている。他の構造及び製造方法は、第1実施例と同じである。これによりT1Si2f1lm17の抵抗が低いだけ、ペース抵抗を低減できる。製造方法は、多結晶シリコン膜20上にT1膜をスパッタした後熱処理して上述の2層構造を形成する。例えば、TiSi2膜17の厚さが約1000オングストローム/多結晶シリコン膜20の厚さが約1500オングストロームで所定の配線幅である時、シート抵抗のよは、2~30となる。この抵抗値は、多結晶シリコン膜6が厚さが約2500オングストロームで同一配線幅である時、シート抵抗のよが8~90となるのに比べ、抵抗値が半分以下になっている。

【0039】図14は、本発明の第4実施例の半導体装置の断面図である。本実施例の主要な構造及び製造方法は、第1実施例と同一であるので、違う部分だけを説明する。本実施例の特有な構成は、n型不純物が添加されたエミック四条結果とはコン間21円で5014、エミック四条結果とはコン間21円で5014、エミック四条結果とはコン間21円で5014、エミック11円で5014、エミック11円を5014、エミック11円で5014、エミック11円で5014、エミック11円で5014、エミック11円で5014、エミック11円を5014、エミック11円で5014、エミック11円で5014、エミック11円で5014、エミック11円で5014、エミック11円で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014年で5014

散層18である。真性ペース膜8は、N・エミッタ拡散層18の分だけさらに薄くなっていて、トランジスタのスイッチング速度の高速化がさらに促進できる。なお、この拡散層18の形成時に、真性ペース膜18の不純物が、エピタキシャル層3に拡張して、少々ペースとコレクタの接合面がコレクタ側に移動する場合がある。

【0040】図15と図16に本発明の第4実施例の半 導体装置の製作工程断面図を示す。

[0041] 図15は、図10と同じ状態である。この 状態までの製造方法は、第1実施例と第4実施例とで同 10 じである。

【0042】まず、図16の断面図のようにLPCVD 法でシリコン酸化膜14を堆積する。次にドライエッチングによってこのシリコン酸化膜14をエッチバックし、そして外部ペースの倒壁にシリコン酸化膜14を残す。次にシリコン絶縁膜14で被覆されていない真性ペース膜8上にn型エミッタ多結晶シリコン電極21を形成する。次に熱処理によって真性ペース膜8内に、N*エミッタ拡散層18を形成する。

【0043】以降の工程としては、実施例1と同様にベ 20 ースとコレクタの金属電極のためにシリコン酸化膜13 を開孔し、A1系電極用A1膜を全面に蒸着後、リソグラフィーによりエミッタ、ペース及びコレクタ部にだけA1系電極12を残す。この結果、図16の断面図を有する半導体装置を作製できる。

【0044】次に、本発明の第5の実施例を図17の断面図を用いて説明する。なお本実施例の構造及びその製造方法は、第2実施例と第4実施例の特徴を合せ持っている。第4実施例をベースにして、第2実施例の構造と製造工程を適用した部分を指摘する。第2実施例の構造を適用した部分は、単結晶シリコンゲルマニウム合金膜15と多結晶シリコンゲルマニウム外部ベース16である。これにより、実施例2,4の特性を合わせ持った、よりスイッチング速度の速い半導体装置が提供できる。なお本実施例においても第3実施例と同様にベース抵抗を低減させるためにベース電極用多結晶シリコンがTiS1。膜と多結晶シリコン10との2層構造となっても良い。

【0045】 図18は、本発明の第6実施例の半導体装置の断面図である。本実施例の主要な構造は、第1実施 40例と同一であるので、違う部分だけを説明する。

【0046】本実施例の特有の構成の構成は、n型不純物が1×10¹⁰ atm/cm³ 添加されたエミッタ用単結晶シリコン膜22とエミッタ電極用多結晶シリコン膜18である。このエミッタ電極用多結晶シリコン膜18は、トランジスタのペース電流低減に寄与するため、電流増幅率の向上に役だつ。この他、シリコン膜18は、配線金属形成後の熱処理による金属-素子間のアロイピット形成に供なう素子接合破壊のパリアともなる。

[0047] 図19と図20に本発明の第6実施例の半 50

導体装置の製造工程別断面図を示す。

【0048】図19は、図10と同じ状態である。この 状態までの製造方法は、第1実施例と第6実施例とで同 じである。

10

【0049】図20において、シリコン酸化膜14の形成工程までは、第1 実施例と同じである。このためこの工程以降を説明する。エミッタ単結晶シリコン22は、n 型不純物を 1×10^{19} c m^{-3} 添加して膜厚500 オングストロームで成長する。次にエミッタ電極用多結晶シリコン膜を堆積する。

[0050]本発明の第7実施例を図21の断面図を用いて説明する。本実施例は、第6実施例の構造と製造方法に、第2実施例の特徴である単結晶シリコンゲルマニウム合金膜15と多結晶シリコンゲルマニウム外部ペース膜16とを適用したものである。このため、本実施例は、第6実施例の真性ペース8と外部ペース9の構造と製造方法を第2実施例の合金膜15と外部ペース膜16の構造と製造方法に変更することにより提供できる。これにより、2つの実施例の効果であるトランジスタのスイッチングスピードの向上手段が合成され、より高速なトランジスタが実現できる。

[0051]本発明の第8実施例の断面図を図22に示す。第1実施例のシリコン窒化膜7の部分がS1O: 膜23,シリコン窒化膜24とS1O: 膜25の三層構造になっている部分が違うだけで後は同じ構造である。この三層構造は、絶縁膜として機能し、シリコン窒化膜に比べて誘電率が低いので層間の容量結合の低下に効果がある。

【0052】新しい製造工程は、第1実施例のシリコン 窒化膜7を形成する工程の代わりに、まずSiO: 膜2 3をCVD法で450オングストロームの厚さで形成 し、次にシリコン室化膜24をCVD法で450オング ストロームの厚さで形成し、次にSIO2 膜25をCV D法で200オングストロームの厚さで形成する3つの 工程を行う。また別の新しい製造工程は、実施例1のエ ピタキシャル層3の上面のシリコン空化膜7を図7から 図8のようにリン酸でエッチングする工程を次のように 変更した。まずシリコン酸化膜11のエッチングによ り、エミッタを形成する開口部をSiO: 膜25にも同 時に作り、シリコン窒化膜24を開口部底部で露出す る。次にシリコン室化膜24をリン酸によりサイド方向 にエッチングして第1実施例とほぼ同じ深さの横穴を作 る。次に、S1O2 膜23, 25をフッ酸で除去して図 8と同形状の逆丁字形の穴がエピタキシャル層3上に出 来る。以上の工程以外は、第1実施例の製造工程と本実 施例の製造工程は同じである。この製造方法の長所は、 リン酸でSI外部ペース9を直接エッチングしないの で、SI外部ペース9の表面にリン原子が吸着してペー ス抵抗を大きくすることを防ぐことができる。

50 [0053]

【発明の効果】本願は、ベースを薄膜を用いて薄く構成 /形成できかつエミッタの開口部の形成を自己整合的に 行なえてベースの平面方向の寸法を小さくできるので、 遮断周波数 fr が高く寄生容量が小さく、配線抵抗が小 さい高速なパイポーラトランジスタを有する半導体装置 を提供できる。

【図面の簡単な説明】

【図1】本発明の第1実施例の半導体装置のパイポーラトランジスタの断面図である。

[図2]~

【図11】本発明の第1実施例の半導体装置の製造工程 別断面図である。

【図12】 木発明の第2実施例の半導体装置の断面図である。

【図13】本発明の第3実施例の半導体装置の断面図である。

【図14】本発明の第4実施例の半導体装置の断面図である。

[図15]~

【図16】本発明の第4実施例の半導体装置の製造工程 20 別断面図である。

【図17】本発明の第5実施例の半導体装置の断面図である。

【図18】本発明の第6実施例の半導体装置の断面図である。

【図19】~

【図20】本発明の第6実施例の半導体装置の製造工程 別断面図である。

【図21】本発明の第7実施例の半導体装置の断面図で

ある。


【図22】本発明の第8実施例の半導体装置の断面図である。

12


【符号の説明】


- 1 P- 型のシリコン基板
- 2 埋込層
- 3 エピタキシャル層
- 4 選択酸化層
- 5 拡散層
- 10 6 多結晶シリコン膜
 - 7 シリコン窒化膜
 - 8 真性ベース膜
 - 9 多結晶シリコン外部ペース膜
 - 10 単結晶シリコン膜
 - 11 コレクタ電極用多結晶シリコン膜
 - 12 金属電極
 - 13~14 酸化膜
 - 15 シリコンゲルマニウム合金膜
 - 16 シリコンゲルマニウム合金外部ペース膜
 - 17 TiSz膜
 - 18 エミッタ電極用多結晶シリコン膜
 - 19 レジスト
 - 20 多結晶シリコン膜
 - 21 エミッタ用多結晶シリコン膜
 - 22 エミッタ用単結晶シリコン膜
 - 23 S1O2 膜
 - 24 シリコン室化膜
 - 25 SiO2 膜
 - 26 シリコン酸化膜

【図1】




【図2】






[図11]

[図12]




[図13]

[図14]




[図15]

[図16]




[図17]

【図18】



[図21]

[**2**22]



フロントページの続き

(72)発明者 田代 勉

東京都港区芝5丁目7番1号日本電気株式 会社内